Celoxica Agility Compiler v1.3 Agility C編譯工具 英文版
--=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
軟體名稱:CeloxicaAgilityCompilerv1.3AgilityC編譯工具
語系版本:英文版
光碟片數:單片裝
安裝序號:請使用光碟\Crack目錄下的keygen.exe來產生序號註冊。
系統支援:WindowsXP/2003
軟體類型:AgilityC編譯工具
更新日期:2008.03.03
相關網址:
中文網站:http://xyz2009.net
軟體簡介:(以官方網站為準)
--=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=

Celoxica公司發佈了AgilityC編譯器，它可以將SystemC的設計綜合到FPGA裡。除
了瞄準可重配置邏輯器件外，該工具還能為ASIC設計生成RTL代碼。Celoxica公司
通過推出Agility編譯器擴展了DK設計工具套件的功能，使之不再是僅僅進行
Handel-C綜合，因為編譯器能在工具流程與Handel-C工具的流程幾乎相同的情
況下支持SystemC綜合。SystemC是一種基於C++的有利於系統級設計的建模語
言。SystemC分類庫根據標準C++分層，並使之擴展，以便規定並發行為、時間
順序操作、用於描述硬件的數據類型、結構分層和仿真支持。在Celoxica公司和
ForteDesignSystems公司2004年推出SystemC綜合工具之前，SystemC工具的
支持只包括建模和仿真。開發行為綜合技術的ForteDesignSystems公司，提供
一條從高級算法到RTL的自動化路徑(其中包括綜合、驗證和共同仿真)，使設
計師能利用更高級別的設計抽像。該公司的Cynthesizer根據未定時的SystemC
模型和設計師提供的一組指令和約束條件(如時鐘速度、等待時間、流水線運作、
循環展開)生成完全定時的RTL實現。只要把一組組不同的指令提供給同一個設
計源，設計師就能探索並分析處理性能與芯片面積之間的折衷方案。Cynthesizer
的自動化行為綜合功能包括操作調度、週期定時、狀態機實現、控制和數據路徑設
計、資源分配、RTL生成。Celoxica公司對於C語言綜合併不陌生。這家英國公司
的DK設計套件提供了採用其專有語言Handel-C的綜合和仿真。AgilityC的新穎之
處在於它採用工業標準的SystemC語言進行綜合。Celoxica公司專注於可重配置邏
輯，不僅包括FPGA，還包括一些新的架構，如Elixent公司所謂的「可編程算法處
理」架構。「把系統級設計的重點放在ASIC是完全錯誤的。」Celoxica的副總裁
JeffJussell表示，「C設計人員應該採用FPGA創建首個原型。」AgilityC能產生
用於ASIC設計的RTL代碼，但它真正的重點是可編程邏輯。「該工具是面向DSP的，
」Jussell表示，「瞄準的應用包括數字成像和信號處理等。」與明導的Catapult
不同，AgilityC使用定時的SystemC描述。「我們相信這是向設計師提供控制能力
的最有效方式。」Jussell說，「如果你正在使用C語言，並試圖用硬件實現設計，
那麼一點都不懂硬件功能肯定是行不通的。」

--=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=